Boletín #6 Marzo-2020

Entradas preliminares para poder realizar tu diseño físico

Descripción de las entradas:

  • Netlist: Descripción de cada uno de los componentes del circuito (puertas lógicas, circuitos combinacionales, circuitos secuenciales) y una colección de las conexiones lógicas de todas las celdas. También puede ser una colección de resistencias, condensadores o transistores..
  • Synopsys Design Constraints (SDC): Estas son las restricciones de tiempo y se utilizan para cumplir con los tiempos de operación. Las contracciones son: definición del reloj, reloj virtual, retraso de entrada, retraso de salida, retraso máximo, retraso mínimo, transición máxima, capacitancia máxima, latencia de reloj, incertidumbre reloj etc.
  • Biblioteca lógica o de tiempos: Contiene información de lógica de las celdas estándar, macros suaves y macros duras. De igual manera contiene información de funcionalidad de celdas estándar y macros suaves. Así como la información de tiempo, como la configuración de retraso de la celda, retención, recuperación y eliminación están presentes. Contiene información de potencia. Las PVT corners también están presentes. Para cada PVT corner, el tiempo de las celdas es diferente. por lo tanto, para cada PVT corner hay un archivo .lib presente.
  • Librería física: Contiene información física de celdas estándar, macros y pads.
    Desde el nombre, la ubicación, las capas, la dirección (adentro, afuera, adentro), el uso (señal, alimentación, tierra), la altura y el ancho de cada uno de los pines y celdas.
    Se define información de macros como nombre de celda, tamaño, dimensiones, diseño, bloqueos y capacitancia. Contiene información y direcciones de enrutamiento preferidas así como el ancho mínimo de resolución.
  • Archivo de tecnología: Contiene las convenciones, nombre y numero de las capas metálicas. Al igual que las reglas de diseño para cada capa de metal, ancho de la capa de metal y el espacio entre dos capas de metal. Contiene la resistencia y capacitancia de capas metálicas, así como rejilla de enrutamiento. Ademas de detalles como unidad, precisión, color y patrón de capa metálica y vía. También aborda temas de la densidad de corriente máxima, reglas ERC, reglas de extracción, reglas LVS, y las características físicas y eléctricas de cada capa y/o vía.
  • TLU+: Es un archivo con la información de coeficientes RC como otra información necesaria para mitigar componentes parásitos y mejorar la exactitud de los delays y señales

Mas información:

https://www.physicaldesign4u.com/2019/12/inputs-for-physical-design.html


Gracias por leer. ¡Te mantendremos actualizado constantemente!

El equipo de la Dirección de Microtecnologías (DMT)
Centro de Ingeniería y Desarrollo Industrial (CIDESI)

close

Suscribete

Conoce todo sobre desarrollo VLSI en México y el calendario de nuestras próximas corridas.

No te llenaremos de spam! Conoce nuestro aviso de privacidad para mas información.

Compartir contenido